Laporan Akhir 1

 

Laporan Akhir 1 Modul 1  Percobaan 1





1. Jurnal[kembali]


2. Alat dan Bahan[kembali]

a. NOT Gate
b. AND Gate
c. NAND Gate
d. OR Gate
e. NOR Gate
f. XOR Gate
g. XNOR Gate
h. Clock

3. Rangkaian Simulasi[kembali]



4. Prinsip Kerja[kembali]

-. Gerbang NOT
Pada saat input berlogika 0 maka output yang dihasilkan adalah 1. Karena pada gerbang NOT, output nya adalah kebalikan dari inputnya (Z=A')
-. Gerbang AND
Pada saat input berlogika (1,1) maka output yang dihasilkan pada gerbang AND adalah 1. Apabila input pada gerbang AND adalah (0,1),(0,0), dan (1,0) maka output yang dihasilkan adalah 0. Karena pada gerbang AND, output nya adalah hasil perkalian inputnya ( Z=AB)
-. Gerbang OR
Pada saat input berlogika (0,1), (1,0), dan (1,1) maka output yang dihasilkan adalah 1. Apabila inputnya (0,0) maka outputnya menjadi 0. Karena pada gerbang OR, outputnya adalah hasil penjumlahan dari inputnya (Z=A+B)
-. Gerbang XOR
Pada saat input berlogika (0,1) dan (1,0) maka output yang dihasilkan adalah 1 dan apabila inputnya berlogika (1,1) dan (0,0) maka outputnya menjadi 0. Karena, pada gerbang XOR output menjadi 1 apabila inputnya berjumlah ganjil
-. Gerbang NAND
Pada saat input berlogika (0,1),(0,0), dan (1,0) maka output yang dihasilkan adalah 1. Apabila inputnya (1,1) maka outputnya menjadi 0. Karena gerbang NAND ini adalah kebalikan dari gerbang AND.
-. Gerbang NOR
Pada saat input berlogika (0,1), (1,0), dan (1,1) maka output yang dihasilkan adalah 0. Apabila input berlogika (0,0) maka outputnya menjadi 1. Karena pada gerbang NOR ini adalah kebalikan dari gerbang OR
-. Gerbang XNOR
Pada saat innput berlogika (0,1) dan (1,0) maka output yang dihasilkan adalah 0 dan apabila inputnya berlogika (1,1) dan (0,0) maka outputnya menjadi 1. Karena pada gerbang XNOR adalah kebalikan dari gerbang XOR atau outputnya menjadi 1 apabila jumlah inputnya genap

5. Video Rangkaian[kembali]





6.Analisa[kembali]

1). Jelaskan prinsip kerja dari rangkaian dalam gerbang AND, OR, NOT, NOR, dan NAND?
Jawab :
-. Gerbang AND
Outputnya akan berlogika 0 apabila terdapat salah satu input berlogika 0 dan akan berlogika 1 apa bila kedua inputnya berlogika 1. karena output gerbang AND adalah hasil perkalian kedua inputnya
-. Gerbang OR
Outputnya akan berlogika 1 apabila terdapat logika 1 disaslah satu atau kedua inputnya namun output akan berlogika 0 apabila inputnya sama sama 0 karena output gerbang OR adalah hasil penjumlahan kedua input
- Gerbang NOT
Pada saat input berlogika 0 maka output yang dihasilkan adalah 1. Karena pada gerbang NOT, output nya adalah kebalikan dari inputnya 
-. Gerbang NOR
Pada gerbang ini, output akan berlogika 0 apabila semua inputnya logika 0 namun akan berlogika satu apabila salah satu atau kedua inputnya berlogika 1. Dengan kata lain, output gerbang NOR adalah kebalikan dari output gerbang OR
-. Gerbang NAND
Pada gerbang ini, output akan berlogika 0 apabila kedua inputnya berlogika 1 dan output berlogika 0 apabila salah satu atau kedua inputnya berlogika 1. Dengan kata lain, output gerbang NAND adalah kebalikan dari output gerbang AND

2). Bandingkan dan analisa hasil percobaan dengan masing-masing tabel kebenaran gerbang logika
Jawab :
-. Gerbang Not (Inverter)
Input
Output Praktikum
Output
Teori
0 
 1 
 1
0 
1
 1
1 
0
 0
1 
0
 0
Berdasarkan tabel tersebut, output yang didapatkan dari simulasi rangkaian percobaan 1 dan output dari tabel kebenaran adalah sama. Apabila input adalah logika ‘0’ maka akan dihasilkan output logika ‘1’. Sebaliknya, apabila input berlogika ‘1’ maka akan dihasilkan output berlogika ‘0’. Atau output adalah kebalikan dari input inverter tersebut.
·     -. Gerbang AND
Input 

Output
B1 
B0 
Praktikum 
Teori
0 
0 
 0 
 0
0 
1 
 0
 0
1 
0 
 0
 0
1 
1 
 1
  1 
Berdasarkan tabel tersebut, output yang didapatkan dari simulasi rangkaian dan output dari tabel kebenaran adalah sama. Apabila salah satu input berlogika ‘0’ maka akan dihasilkan output logika ‘0’. Sedangkan apabila kedua input berlogika ‘1’ maka akan dihasilkan output berlogika ‘1’.
·     -. Gerbang OR
Input 

Output
B1 
B0 
Praktikum 
Teori
0 
0 
  0 
0
0 
1 
 1
1
1 
0 
 1
1
1 
1 
 1
 1 
Berdasarkan tabel tersebut, dengan input yang sama output yang didapatkan dari simulasi rangkaian dan output dari tabel kebenaran adalah sama. Apabila salah satu input berlogika ‘1’ maka akan dihasilkan output logika ‘1’. Sedangkan apabila kedua input berlogika ‘0’ maka akan dihasilkan output berlogika ‘1’.
·     -. Gerbang XOR
Input 

Output
B1 
B0 
 Praktikum 
Teori
0 
0 
  0 
0
0 
1 
 1
1
1 
0 
 1
1
1 
1 
 0
 0 
Berdasarkan tabel tersebut, dengan input yang sama output yang didapatkan dari simulasi rangkaian dan output dari tabel kebenaran adalah sama. Apabila kedua input berlogika sama  maka akan dihasilkan output logika ‘0’. Sedangkan apabila kedua input memiliki logika yang berbeda maka akan dihasilkan output berlogika ‘1’.
·     -. Gerbang NAND
Input 

Output
B1 
B0 
Praktikum 
Teori
0 
0 
 1 
 1
0 
1 
 1
1
1 
0 
 1
1
1 
1 
 0
0 
Berdasarkan tabel tersebut, dengan input yang sama output yang didapatkan dari simulasi rangkaian dan output dari tabel kebenaran adalah sama. Apabila salah satu input berlogika ‘0’ maka akan dihasilkan output logika ‘1’. Sedangkan apabila kedua input berlogika ‘1’ maka akan dihasilkan output berlogika ‘0’.
·     -. Gerbang NOR
Input 

Output
B1 
B0 
Praktikum 
Teori
0 
0 
 1 
1
0 
1 
 0
0
1 
0 
 0
0
1 
1 
 0
0 
Berdasarkan tabel tersebut, dengan input yang sama output yang didapatkan dari simulasi rangkaian dan output dari tabel kebenaran adalah sama. Output yang dihasilkan adalah kebalikan dari gerbang OR. Apabila salah satu input berlogika ‘0’ maka akan dihasilkan output logika ‘0’. Sedangkan apabila kedua input berlogika ‘0’ maka akan dihasilkan output berlogika ‘1’.
·     -. Gerbang XNOR
Input 

Output
B1 
B0 
Praktikum 
Teori
0 
0 
 1 
1
0 
1 
 0
0
1 
0 
 0
0
1 
1 
 1
1 
Berdasarkan tabel tersebut, dengan input yang sama output yang didapatkan dari simulasi rangkaian dan output dari tabel kebenaran adalah sama. Apabila kedua input memiliki logika yang sama maka akan dihasilkan output logika ‘1’. Sedangkan apabila kedua input memiliki logika yang berbeda maka akan dihasilkan output berlogika ‘0’.

7. Link Download[kembali]
file proteus[DOWNLOAD]
 
download HTML[DOWNLOAD]

Tidak ada komentar:

Posting Komentar

Langganan: Komentar (Atom)